НТЦ Радуга
Вчера
Инженер-разработчик ПЛИС (ППВМ, FPGA, VHDL / Verilog)
90 000 – 230 000 ₽
От 1 года до 3 летПолный деньМосква27 августа 2026 г.
Требования
Опыт применения System Verilog для верификации и опыт применения UVM. Опыт разработки скриптов Python. Опыт разработки скриптов TCL.
Обязанности
Разработка и реализация инфраструктурных систем в ПЛИС (FPGA), а так же блоков для телекоммуникационного оборудования по одному или нескольким направлениям...
Отправляйте отклики быстрее
AFK Offer помогает отправлять отклики на подходящие вакансии с персонализированными сопроводительными письмами. Попробуйте 24 часа бесплатно.
Начать бесплатно