YADRO
Сегодня
HW Инженер
От 1 года до 3 летПолный деньМосква27 апреля 2026 г.
Требования
Знание скриптовых языков Python, TCL. Опыт разработки на FPGA. Понимание Verilog/ System Verilog синтаксиса. Опыт в разработки и трассировке ПП.
Обязанности
Ежедневная поддержка инфраструктуры проекта. Сборка и установка оборудования в тестовых лабораториях. Формирование перечня закупок оборудования для нужд проекта, поиск позиций.
Откликайтесь автоматически
AFK Offer автоматически откликается на подходящие вакансии с персонализированными сопроводительными письмами. Попробуйте 24 часа бесплатно.
Начать бесплатно